verilog教學ptt：[討論] Verilog被取代的可能性
[討論] Verilog被取代的可能性
![[討論] Verilog被取代的可能性](https://i0.wp.com/api.multiavatar.com/%5B%E8%A8%8E%E8%AB%96%5D+Verilog%E8%A2%AB%E5%8F%96%E4%BB%A3%E7%9A%84%E5%8F%AF%E8%83%BD%E6%80%A7-+%E7%B2%BE%E8%8F%AF%E5%8D%80Tech_Job.png?apikey=viVnb6N20jclO8){kind=avatar}
![[討論] 學Verilog有幫助嗎- 看板Tech](https://i0.wp.com/api.multiavatar.com/%5B%E8%A8%8E%E8%AB%96%5D+%E5%AD%B8Verilog%E6%9C%89%E5%B9%AB%E5%8A%A9%E5%97%8E-+%E7%9C%8B%E6%9D%BFTech_Job+-+%E6%89%B9%E8%B8%A2%E8%B8%A2%E5%AF%A6%E6%A5%AD%E5%9D%8A.png?apikey=viVnb6N20jclO8){kind=avatar}
[討論] 學Verilog有幫助嗎- 看板Tech
https://www.ptt.cc
以往在學校學的Programming languang不少都是學術用到業界還要重新學習、適應其他語言目前有機會接觸Verilog 用modelslim寫還是VHDL業界比較多人用呢 ...
![[請益] 硬體描述語言真的很難~~](https://i0.wp.com/api.multiavatar.com/%5B%E8%AB%8B%E7%9B%8A%5D+%E7%A1%AC%E9%AB%94%E6%8F%8F%E8%BF%B0%E8%AA%9E%E8%A8%80%E7%9C%9F%E7%9A%84%E5%BE%88%E9%9B%A3%7E%7E+-+%E7%9C%8B%E6%9D%BFElectronics+-+%E6%89%B9%E8%B8%A2%E8%B8%A2%E5%AF%A6%E6%A5%AD%E5%9D%8A.png?apikey=viVnb6N20jclO8){kind=avatar}
[請益] 硬體描述語言真的很難~~
https://www.ptt.cc
小弟現在自學verilog， 雖然爬過前面的文，也知道c與verilog是不一樣的， 但是個人努力的結果，還是覺得很難用語法寫出想要的功能， 這是否表示個人的數位 ...
![[問題] verilog觀念和如何設計](https://i0.wp.com/api.multiavatar.com/%5B%E5%95%8F%E9%A1%8C%5D+verilog%E8%A7%80%E5%BF%B5%E5%92%8C%E5%A6%82%E4%BD%95%E8%A8%AD%E8%A8%88-+%E7%9C%8B%E6%9D%BFElectronics+-+%E6%89%B9%E8%B8%A2%E8%B8%A2%E5%AF%A6%E6%A5%AD%E5%9D%8A.png?apikey=viVnb6N20jclO8){kind=avatar}
[問題] verilog觀念和如何設計
https://www.ptt.cc
各位好, 我想請教幾個觀念, 和一個設計verilog的想法先問個觀念: 1. 一個module結束的時機在甚麼時候? 是output被賦值的瞬間嗎?
![[問題] verilog線上資源](https://i0.wp.com/api.multiavatar.com/%5B%E5%95%8F%E9%A1%8C%5D+verilog%E7%B7%9A%E4%B8%8A%E8%B3%87%E6%BA%90-+%E7%9C%8B%E6%9D%BFElectronics+-+%E6%89%B9%E8%B8%A2%E8%B8%A2%E5%AF%A6%E6%A5%AD%E5%9D%8A.png?apikey=viVnb6N20jclO8){kind=avatar}
[問題] verilog線上資源
https://www.ptt.cc
如標題小弟我想要自學verilog 想問各位大大有沒有推薦的線上課程可以學習有找到一些介紹語法的網站但還是傾向邊聽邊學先排除之後買書的可能性請問有 ...
FPGA note 3. 整理一些Verilog學習資源
https://ccchang77.medium.com
主要目標是必須在兩周內學會Verilog & Perl 到可讀可簡易改程式碼的程度。 次要的目標是1個月內梳理出自己的hackMD note 並可熟用XILINX Vivado. Verilog ...
![[問題] verilog與邏輯設計之間的關聯性?](https://i0.wp.com/api.multiavatar.com/%5B%E5%95%8F%E9%A1%8C%5D+verilog%E8%88%87%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%88%E4%B9%8B%E9%96%93%E7%9A%84%E9%97%9C%E8%81%AF%E6%80%A7%3F+-+%E7%9C%8B%E6%9D%BFElectronics.png?apikey=viVnb6N20jclO8){kind=avatar}
[問題] verilog與邏輯設計之間的關聯性?
https://www.ptt.cc
我想請問一下如果沒有修邏輯設計直接修verilog會比較硬嗎? 就是之後在使用verilog過程中會比較沒有sense 我有稍微看一下版上推薦的verilog用書好像 ...
![[問題] verilog自學線上課程或書本推薦](https://i0.wp.com/api.multiavatar.com/%5B%E5%95%8F%E9%A1%8C%5D+verilog%E8%87%AA%E5%AD%B8%E7%B7%9A%E4%B8%8A%E8%AA%B2%E7%A8%8B%E6%88%96%E6%9B%B8%E6%9C%AC%E6%8E%A8%E8%96%A6-+%E7%9C%8B%E6%9D%BFProgramming.png?apikey=viVnb6N20jclO8){kind=avatar}
[問題] verilog自學線上課程或書本推薦
https://www.pttweb.cc
目前碩班要求必須會verilog 但小弟大學非本科所以沒學過程式.. 也不知道該怎麼學起買書來看感覺都是當成有程式基礎的人來教.. 拜託大大是否有推薦的 ...
![[問題] 請教Verilog入門書籍](https://i0.wp.com/api.multiavatar.com/%5B%E5%95%8F%E9%A1%8C%5D+%E8%AB%8B%E6%95%99Verilog%E5%85%A5%E9%96%80%E6%9B%B8%E7%B1%8D-+%E7%9C%8B%E6%9D%BFElectronics+-+%E6%89%B9%E8%B8%A2%E8%B8%A2%E5%AF%A6%E6%A5%AD%E5%9D%8A.png?apikey=viVnb6N20jclO8){kind=avatar}
[問題] 請教Verilog入門書籍
https://www.ptt.cc
我平常用的是VHDL語言，並使用Xilinx ISE作為開發環境。 最近我想使用Verilog語言來撰寫，請問有適合的入門書籍推薦嗎?? 當初使用VHDL是因為學長都用這 ...
![[網路] 男數位ic設計verilog教學](https://i0.wp.com/api.multiavatar.com/%5B%E7%B6%B2%E8%B7%AF%5D+%E7%94%B7%E6%95%B8%E4%BD%8Dic%E8%A8%AD%E8%A8%88verilog%E6%95%99%E5%AD%B8-+%E7%9C%8B%E6%9D%BFneed_student.png?apikey=viVnb6N20jclO8){kind=avatar}
[網路] 男數位ic設計verilog教學
https://www.pttweb.cc
科目：verilog, digital ic design flow 2.地點：線上教學3.時間：有共識後即可4.希望待遇：1250/h (一次上課為兩小時) 5.教師性別：男6.